EN
崗位職責(zé)
主要負責(zé)SOC芯片設(shè)計階段的仿真驗證；
根據(jù)公司的產(chǎn)品發(fā)展規(guī)劃，研發(fā)相應(yīng)的驗證技術(shù)和平臺；
參與制定系統(tǒng)集成驗證計劃，驗證方案以及驗證實施，并管理驗證進度；
統(tǒng)計驗證覆蓋率，完成驗證報告。
崗位要求
電子工程、計算機科學(xué)或相關(guān)專業(yè)本科以上學(xué)歷；
熟練掌握SystemVerilog ，有UVM驗證經(jīng)驗者優(yōu)先；
熟悉UPF低功耗流程驗證經(jīng)驗者優(yōu)先；
熟悉SOC系統(tǒng)體系結(jié)構(gòu)，例如ARM system, AHB/APB總線，常見外設(shè)接口等；
熟悉TCL，Perl，Make腳本；
工作經(jīng)驗5-10年
崗位描述
根據(jù)市場需求，定義和設(shè)計模塊結(jié)構(gòu)并編寫design spec；
使用Verilog編寫邏輯模塊的RTL級代碼；
編寫測試激勵或指導(dǎo)測試工程師對模塊進行仿真驗證；
輔助進行數(shù)字模塊的芯片綜合和時序分析。
崗位要求
集成電路、電子、通信，微電子、計算機等相關(guān)專業(yè)本科及以上學(xué)歷；
根據(jù)市場需求，定義和設(shè)計模塊結(jié)構(gòu)并編寫 design spec；
使用 Verilog 編寫邏輯模塊的 RTL 級代碼；
編寫測試激勵或指導(dǎo)測試工程師對模塊進行仿真驗證；
輔助進行數(shù)字模塊的芯片綜合和時序分析。
崗位要求
集成電路、電子、微電子、計算機電子、自動化類專業(yè)
根據(jù) SPEC 規(guī)格的要求，完成電路設(shè)計；能分析電路的特性，優(yōu)化各項性能指標(biāo)；
提供 floorplan/layout note 等，指導(dǎo)版圖工程師完成版圖；
能完成關(guān)鍵模塊/電路的版圖工作；
提取版圖寄生參數(shù)文件，完成后仿工作；
一年及以上工作經(jīng)驗。
崗位職責(zé)
根據(jù)公司的產(chǎn)品規(guī)格要求，定義電路架構(gòu)，完成電路的設(shè)計和仿真驗證，滿足產(chǎn)品規(guī)格書的要求；
為版圖工程師提供版圖的 floorplan 和版圖指導(dǎo)，與版圖工程師緊密合作，完成版圖設(shè)計工作；
分析和優(yōu)化電路性能和各項指標(biāo)，實現(xiàn)性能、面積、功耗等的優(yōu)化設(shè)計；
芯片的測試和 debug，協(xié)同完成芯片優(yōu)化，實現(xiàn)量產(chǎn)；
完成電路說明書、使用手冊、仿真和測試數(shù)據(jù)等各項文檔工作。
崗位要求
電子相關(guān)專業(yè)，碩士及以上學(xué)歷，有扎實的半導(dǎo)體物理基礎(chǔ)知識，優(yōu)良的模擬IC電路和數(shù)字IC電路知識；具有 IC 電路設(shè)計5年以上經(jīng)驗；
精通 IC 電路/版圖設(shè)計工具（virtuoso），精通 spice 仿真工具（hspice/spectre/xa/aps等），熟悉版圖驗證和提取工具（caliber,Hercules,star-rc等），會使用腳本語言；
有12/14/16nm或22/28nm工藝下流片量產(chǎn)經(jīng)驗；
有以下一種電路的相關(guān)設(shè)計經(jīng)驗：PLL/ADC/高速定制SRAM/高精度OSC高速 IO/DDR PHY/MIPI等；
良好的團隊合作精神，優(yōu)良的溝通能力及清晰的邏輯思維能力。
崗位職責(zé)
負責(zé)模擬和數(shù)?；旌想娐返陌鎴D規(guī)劃和設(shè)計工作, 根據(jù)電路特性做版圖優(yōu)化，實現(xiàn)性能、面積和可靠性的優(yōu)化設(shè)計；
完成版圖的DRC/LVS/ERC/PERC/ANT等各項驗證，滿足量產(chǎn)要求；
完成版圖寄生參數(shù)的提取工作，協(xié)助電路設(shè)計工程師完成后仿，滿足性能要求；
負責(zé)IR-drop和EM分析驗證，最終滿足產(chǎn)品流片要求。
團隊合作，指導(dǎo)版圖工程師共同完成工作。
任職要求
微電子相關(guān)專業(yè)，本科及以上學(xué)歷，具有扎實的半導(dǎo)體物理基礎(chǔ)知識和電路基本知識；
具有模擬/定制版圖5年以上經(jīng)驗；
精通IC電路/版圖設(shè)計工具（virtuoso, Laker等），精通版圖驗證和提取工具（caliber, Hercules, star-rc等），熟悉使用IR分析工具（cadence, apache等），會使用腳本語言；
熟悉半導(dǎo)體制造工藝，熟悉foundry的design rule，熟悉ESD/latchup規(guī)則；
具有12/14/16nm或22/28nm工藝下流片量產(chǎn)經(jīng)驗；
良好的團隊合作精神，優(yōu)良的溝通能力及良好的學(xué)習(xí)能力。
崗位職責(zé)
收集項目經(jīng)理、客戶工程師、應(yīng)用部門工程師提出的需求并形成文檔；
根據(jù)需求文檔， 參與面向大規(guī)模FPGA 的EDA軟件的研發(fā)；
組內(nèi)或跨組合作優(yōu)化EDA軟件的性能、穩(wěn)定性、運行速度和易用性；
配合客戶工程師、應(yīng)用部門工程師，輔助客戶設(shè)計導(dǎo)入。
任職要求
計算機、微電子/電子工程等相關(guān)專業(yè)碩士及以上學(xué)歷；
掌握 C/C++ 語言；
了解EDA、具備相關(guān)背景者優(yōu)先；
具備vtune、valgrind、gprof使用經(jīng)驗者優(yōu)先；
具有較強的責(zé)任心、良好的溝通能力以及團隊協(xié)作精神。
崗位職責(zé)
負責(zé)FPGA布局工具的軟件開發(fā)，算法實現(xiàn)及優(yōu)化；
與綜合、布線、測試等組合作，優(yōu)化FPGA軟件工具的整體性能和速度；
組內(nèi)或跨組合作優(yōu)化FPGA軟件工具的性能，穩(wěn)定性和運行時間；
了解設(shè)計應(yīng)用工程師（客戶）的實例設(shè)計需求和解決軟件使用過程中遇到的問題。
任職要求
本科及以上學(xué)歷，電子，計算機等相關(guān)專業(yè)并具有3年以上EDA/FPGA軟件開發(fā)等相關(guān)工作經(jīng)驗；
熟悉Linux 系統(tǒng)環(huán)境下C/C++語言開發(fā)以及良好的計算機算法和數(shù)據(jù)結(jié)構(gòu)背景；
了解至少一種腳本語言Python，Perl，Shell等；
熟悉EDA/FPGA布局算法更佳，了解Verilog/VHDL語言加分；
具有良好的團隊合作精神和語言溝通能力以及學(xué)習(xí)新技能的意愿。
崗位職責(zé)
負責(zé)軟件開發(fā)與實現(xiàn)，尤其專注于綜合工具（包含RTL編譯器，邏輯綜合，門級映射，優(yōu)化等）；
優(yōu)化性能，加快運行時間以滿足下一代產(chǎn)品需求；
與應(yīng)用設(shè)計，布局布線，測試等組合作解決所有發(fā)現(xiàn)或潛在的問題；
任職要求
本科及以上學(xué)歷，電子，計算機等相關(guān)專業(yè)并具有3年以上EDA/FPGA軟件開發(fā)等相關(guān)工作經(jīng)驗；
扎實的基于版本控制Git的Linux 環(huán)境下C/C++語言編程和良好的計算機算法和數(shù)據(jù)結(jié)構(gòu)背景；
熟悉Verilog/VHDL語言；
熟悉EDA/FPGA綜合算法更佳，了解lex/yacc加分；
了解至少一種腳本語言Python，Perl，Shell等；
良好的團隊合作精神和語言溝通能力，以及學(xué)習(xí)新技能的意愿。
崗位職責(zé)
檢查客戶設(shè)計的代碼風(fēng)格及時序約束，必要時進行完善和優(yōu)化；
針對客戶設(shè)計，運行EDA軟件的各個步驟，分析設(shè)計時序是否收斂；
針對客戶設(shè)計，定位EDA軟件運行過程中出現(xiàn)的問題，并與研發(fā)團隊溝通解決方案；
配合應(yīng)用工程師現(xiàn)場調(diào)試客戶設(shè)計，熟練運用 EDA軟件的多種選項，優(yōu)化設(shè)計時序。
任職要求
計算機、微電子/電子工程等相關(guān)專業(yè)碩士及以上學(xué)歷；
熟悉 C/C++語言者優(yōu)先；
熟悉Verilog 和VHDL硬件設(shè)計語言者優(yōu)先；
可熟練運行vcs 或 modelsim軟件進行網(wǎng)表仿真者優(yōu)先；
具有較強的責(zé)任心、良好的溝通能力以及團隊協(xié)作精神。
崗位職責(zé)
負責(zé)FPGA布線工具的軟件開發(fā)，算法實現(xiàn)及優(yōu)化；
組內(nèi)或跨組合作優(yōu)化FPGA軟件工具的性能，穩(wěn)定性和運行時間；
了解設(shè)計應(yīng)用工程師的（客戶）實例設(shè)計需求和解決軟件使用過程中遇到的問題。
任職要求
本科及以上學(xué)歷，電子，計算機等相關(guān)專業(yè)并具有3年以上EDA/FPGA軟件開發(fā)等相關(guān)工作經(jīng)驗；
熟悉Linux系統(tǒng)環(huán)境下C/C++語言開發(fā)以及良好的計算機算法和數(shù)據(jù)結(jié)構(gòu)背景；
了解至少一種腳本語言Python，Perl，Shell等；
熟悉EDA/FPGA布線算法更佳，了解Verilog/VHDL語言加分；
具有良好的團隊合作精神和語言溝通能力，以及學(xué)習(xí)新技能的意愿。
崗位職責(zé)
負責(zé)FPGA工具的軟件開發(fā)，時序分析的數(shù)據(jù)提取,測試和數(shù)據(jù)驗證；
與布局，布線，測試等組合作，優(yōu)化FPGA軟件工具的整體性能和速度；
任職要求
了解設(shè)計應(yīng)用工程師的（客戶）實例設(shè)計需求和解決軟件使用過程中遇到的問題；
了解至少一種腳本語言Python，Perl，Shell，了解Verilog/VHDL HSpice語言；
軟件工程，計算機、微電子等相關(guān)專業(yè)等相關(guān)專業(yè)本科及以上學(xué)歷；
崗位職責(zé)
負責(zé)設(shè)計、優(yōu)化FPGA架構(gòu)
任職要求
本科及以上學(xué)歷，電子、計算機等相關(guān)專業(yè)；
熟悉FPGA架構(gòu)；
熟練掌握FPGA設(shè)計工具，流程；
熟練使用仿真，驗證工具；
熟悉建立時序模型，了解時序分析；
具有良好的溝通協(xié)助能力。
POSITION SUMMARY
The Senior Product Marketing Manager will be responsible for ensuring growth and sustained success for their assigned FPGA/SOC products. HME(Hercules Microelectronics Co.) is a major domestic FPGA supplier leading product portfolio includes highly integrated SOC (FPGA + MCU), Mid & High end pure FPGA as well as independent EDA tool to support all of own products. These products are designed and optimized for all segments of the Market- from entry level cost focused to high performance applications. In this position, you will have the opportunity to make a uniquely large impact on the success of the company, delivering accretive revenue growth, market share expansion and diversification.
JOB DESCRIPTION
DETAILED RESPONSIBILTIES will include, but not be limited to:
New product and roadmap definition
Make regular customer visits to understand key product requirements and opportunities
Business cases generation, MRD creation, market launch plans and portfolio management
Drive high-performance, cross-functional teams ensuring competitive products are delivered to market within the defined timeframe
Market segment TAM/SAM modeling, Trend analysis and market dynamics
Competitive analysis
Be the face of your products to the field, customer, engineering and BU GM
Deliver a product collateral and positioning strategy to ensure maximum success for released products
Promotion, training, pricing and go to market strategies.
REQUIREMENTS
BS in Electrical Engineering or related engineering field. MBA a plus
10+ years of applicable experience with 5+ years of experience in marketing/business development and 5+ years of technical/engineering/product development experience
Excellent communications, demonstrated leadership skills and a passion to win/contribute
Self-driven and directed, with a strong sense of ownership
Business acumen and experience in a customer facing role
Strong sense of customer orientation and effectiveness
Ability to work in, and thrive in, a team environment
FPGA technical background with deep understanding of FPGA/SOC design, systems or app engineering
Understanding of Telecommunication, Industrial automation, or Automotive electronics
Capable of driving broad alignment and collaboration across cross-functional groups
Proven ability to work with and influence executives and senior marketing and engineering management
Willing to travel 25% of the time
Understanding of Telecommunication,Video/Image, Industrial automation, or Automotive electronics
崗位職責(zé)
領(lǐng)導(dǎo)帶領(lǐng)團隊實現(xiàn)IP設(shè)計；
定義IP架構(gòu)設(shè)計；
編寫IP設(shè)計文檔，編寫RTL代碼，進行仿真，并上板驗證；
根據(jù)IP產(chǎn)生流程，編寫IP GUI文檔，打包源代碼，編寫模板文件，生成IP包，并測試IP包；
編寫IP用戶使用手冊；關(guān)注客戶關(guān)于IP使用的反饋，并檢查修正IP里的BUG；
對AE/FAE培訓(xùn)IP的使用，提供IP相關(guān)的技術(shù)支持。
任職要求
電子工程、微電子、通信工程或計算機等相關(guān)本科以上學(xué)歷；
熟悉FPGA設(shè)計開發(fā)流程，熟練使用FPGA開發(fā)調(diào)試和仿真工具，掌握Verilog/VHDL語言；
熟悉Xilinx或者Altera等公司器件，了解其內(nèi)部結(jié)構(gòu)和基本IP；
熟練使用MATLAB，能用RTL實現(xiàn)C算法；
有FPGA的top-bottom設(shè)計理念，能將頂層設(shè)計需求細化成子模塊；
有LVDS、DDR、PCI/PCIe、SRIO、CPRI、JESD204B、10G ETHERNET等高速接口之一應(yīng)用設(shè)計經(jīng)驗者優(yōu)先；
有信號處理、圖像處理、電機驅(qū)動算法等經(jīng)驗優(yōu)先。
崗位介紹
負責(zé)windows/linux平臺上的C++/Qt軟件開發(fā)及維護；
負責(zé)軟件UI設(shè)計以及邏輯功能實現(xiàn)；
負責(zé)軟件問題的定位，并能給出合理解決方案；
負責(zé)軟件設(shè)計文檔的編寫；
崗位要求：
本科及以上學(xué)歷，計算機或者相關(guān)專業(yè)；
了解C++、QT平臺；
了解windows軟件程序開發(fā)，有相關(guān)經(jīng)驗者優(yōu)先考慮；
熟悉常用的數(shù)據(jù)結(jié)構(gòu)和常用算法，具有面向?qū)ο缶幊趟枷耄?/p>
熟悉Qt Creator或Visual Studio等開發(fā)工具；
了解C++ STL，常用設(shè)計模式者優(yōu)先考慮；
具備良好的溝通能力，工作態(tài)度踏實認(rèn)真，能夠自主學(xué)習(xí)新知識。
崗位職責(zé)：
負責(zé)模擬和數(shù)?；旌想娐返陌鎴D規(guī)劃和設(shè)計工作, 根據(jù)電路特性做版圖優(yōu)化，實現(xiàn)性能、面積和可靠性的優(yōu)化設(shè)計；
完成版圖的DRC/LVS/ERC/PERC/ANT等各項驗證，滿足量產(chǎn)要求；
完成版圖寄生參數(shù)的提取工作，協(xié)助電路設(shè)計工程師完成后仿，滿足性能要求；
負責(zé)IR-drop和EM分析驗證，最終滿足產(chǎn)品流片要求；
任職要求：
微電子相關(guān)專業(yè)，本科及以上學(xué)歷，具有扎實的半導(dǎo)體物理基礎(chǔ)知識和電路基本知識；
精通IC電路/版圖設(shè)計工具(virtuoso、Laker等)，精通版圖驗證和提取工具(caliber, Hercules, star-rc等)，熟悉使用IR分析工具（cadence, apache等），會使用腳本語言；
熟悉半導(dǎo)體制造工藝，熟悉foundry的design rule, 熟悉ESD/latchup規(guī)則；
良好的團隊合作精神，優(yōu)良的溝通能力及良好的學(xué)習(xí)能力。
崗位描述
嵌入式處理器ARM/RISC-V程序開發(fā)
SOC芯片的固件和底層驅(qū)動開發(fā)
協(xié)助完成SOC芯片的功能驗證
協(xié)助完成相關(guān)產(chǎn)品的開發(fā)與調(diào)試
任職要求
計算機、電子工程或相關(guān)專業(yè)，碩士及以上學(xué)歷；
熟悉ARM或CPU體系結(jié)構(gòu)；
精通C/匯編語言編程，熟悉嵌入式系統(tǒng)開發(fā)和調(diào)試工具
有Linux kernel開發(fā)經(jīng)驗者優(yōu)先
有嵌入式系統(tǒng)開發(fā)經(jīng)驗者優(yōu)先
熟悉通用端口、通用外設(shè)者優(yōu)先
良好的溝通能力，適應(yīng)團隊合作，抗壓能力強
職位介紹
嵌入式處理器ARM/RISC-V程序開發(fā)
SOC芯片的固件和底層驅(qū)動開發(fā)
協(xié)助完成SOC芯片的功能驗證
協(xié)助完成相關(guān)產(chǎn)品的開發(fā)與調(diào)試
任職要求
計算機、電子工程或相關(guān)專業(yè)，碩士及以上學(xué)歷，熟悉ARM或CPU體系結(jié)構(gòu)
精通C/匯編語言編程，熟悉嵌入式系統(tǒng)開發(fā)和調(diào)試工具
有Linux kernel開發(fā)經(jīng)驗者優(yōu)先
有嵌入式系統(tǒng)開發(fā)經(jīng)驗者優(yōu)先
熟悉通用端口、通用外設(shè)者優(yōu)先
良好的溝通能力，適應(yīng)團隊合作，抗壓能力強
崗位描述
負責(zé)華北區(qū)的銷售業(yè)務(wù)管理及新客戶的開發(fā)，直接匯報北中國區(qū)銷售總監(jiān)；
能夠主導(dǎo)并協(xié)調(diào)各種資源推動客戶項目的順利完成并量產(chǎn)；
能夠制定客戶推廣策略，實施推廣計劃；
能夠有效處理好客戶端研發(fā)商務(wù)等各種合作關(guān)系。
資深客戶經(jīng)理將從以下幾個方面進行考核：
1）基于預(yù)測的總體銷售業(yè)績考核
2）Booking\Billing\Design-ins\Design-wins
崗位要求
電子工程相關(guān)本科及以上，有MBA或研究生學(xué)歷者優(yōu)先考慮
3年以上從事過集成電路工作經(jīng)驗，從事過FPGA銷售業(yè)務(wù)者優(yōu)先；
其他要求
1）優(yōu)秀的人際交往、書面口頭溝通能力以及產(chǎn)品介紹能力；
2）高度的自律性及獨立驅(qū)動能力；
3）有敏銳的銷售眼光及判斷力，結(jié)合公司產(chǎn)品，能從眾多客戶中找出潛在機會；
4）能夠很好地管理客戶需求、銷售預(yù)測、協(xié)調(diào)供需問題。
崗位描述
負責(zé)FPGA系統(tǒng)方案設(shè)計、軟硬件劃分與協(xié)同；
負責(zé)相關(guān)算法的FPGA實現(xiàn)與驗證；
組織FPGA調(diào)試，協(xié)助解決相關(guān)疑難問題。
任職要求
熟悉Verilog HDL、C/C++等一門或多門編程語言
熟悉Altera、Xilinx等FPGA開發(fā)軟件，如Vivado/ISE，Quartus
熟悉工業(yè)控制、通信、圖像處理等領(lǐng)域其中之一，有相關(guān)的FGPA實現(xiàn)開發(fā)經(jīng)驗優(yōu)先；
熟練掌握MatLab軟件，并有算法設(shè)計經(jīng)驗；
熟練掌握數(shù)據(jù)結(jié)構(gòu)等，具有良好的編程規(guī)范；
具備2年以上FPGA開發(fā)經(jīng)驗,熟悉各類主流FPGA性能；
能夠積極主動、高效并獨立完成工作內(nèi)容，具有良好的團隊協(xié)作能力；
能夠主動承擔(dān)責(zé)任，并能在初創(chuàng)環(huán)境中工作。
職責(zé)描述：
FPGA emulation solution definition and FPGA implementation for chipset SOC function validation；
Design porting from ASIC to FPGA；
FPGA design simulation and debugging；
FPGA implementation flow, synthesis, P&R, timing etc.;
Help on SOC RTL Simulation.
任職要求：
MS in Electronics；
Knowledge of digital circuit design, and computer system architecture；
Familiar with Verilog/SV；
Familiar with Xilinx/Intel FPGA device structure；
Experience with FPGA implementation tools such as vivado, etc；
Good team work; strong problem solving and debugging skills；
Knowledge of Unix platform and csh. Perl and tcl programming is a plus；
Familiar with VCS and ASIC Verification flow is preferred.
職責(zé)描述：
主要負責(zé)SOC芯片設(shè)計階段的仿真驗證；
根據(jù)公司的產(chǎn)品發(fā)展規(guī)劃，研發(fā)相應(yīng)的驗證技術(shù)和平臺;
參與制定系統(tǒng)集成驗證計劃，驗證方案以及驗證實施，并管理驗證進度；
統(tǒng)計驗證覆蓋率，完成驗證報告。
任職要求：
電子工程、計算機科學(xué)或相關(guān)專業(yè)本科以上學(xué)歷；
熟練掌握SystemVerilog ，有UVM驗證經(jīng)驗者優(yōu)先;
熟悉UPF低功耗流程驗證經(jīng)驗者優(yōu)先;
熟悉SOC系統(tǒng)體系結(jié)構(gòu)，例如ARM system, AHB/APB總線，常見外設(shè)接口等;
熟悉TCL，Perl，Make腳本。
崗位職責(zé)
負責(zé)數(shù)字電路APR流程；
負責(zé)提取參數(shù)，支持STA，協(xié)助時序收斂，進行ECO
負責(zé)進行版圖DRC、LVS、ESD等各項PV驗證，達到流片要求；
負責(zé)多電源域?qū)崿F(xiàn)，IR Drop分析；
負責(zé)IP MERGE以及配合Foundry進行各項檢查
任職資格
集成電路、微電子、電子工程、計算機、通信等相關(guān)專業(yè)本科及以上學(xué)歷;
從事過自動布局布線設(shè)計工作，熟悉22nm或以下工藝流程;
熟練使用linux操作系統(tǒng)，熟悉Tcl語言;
熟練使用Cadence或Synopsys公司的自動布局布線工具;
具有IR drop、EM分析和優(yōu)化能力，具有數(shù)字電路時序分析能力;
有良好的溝通能力和團隊合作精神，做事認(rèn)真細致，抗壓能力強。
電話咨詢
微信咨詢
微信掃碼
